## Multiprocessor system for control and diagnostic device in a motor vehicle.

Patent number:

EP0465793

**Publication date:** 

1992-01-15

Inventor:

FORCHERT THOMAS (DE); VISEL ULRICH (DE)

Applicant:

DAIMLER BENZ AG (DE)

Classification:

- international:

F02D41/26; G05B9/00; G05B23/00; G06F9/44;

G06F11/22

- european:

G06F11/22, F02D41/26D, G01R31/00T2B,

G06F15/80A1

Application number: EP19910107560 19910509 Priority number(s): DE19904021840 19900709

Also published as:

JP4279836 (A) EP0465793 (A:

DE4021840 (A


Cited documents:

EP0268285 DE3515040

EP0335812

#### Abstract of EP0465793

A master-slave multiprocessor system for control and diagnostic devices in a motor vehicle is described. For separate or optionally simultaneous overlapping processing of various programmes the multiprocessor system only uses one ROM Element which can be easily exchanged or a RAM Element, the content of which can be newly loaded or overwritten via an interface. The resultant system structure also allows the optional use of at least one slave processor for arbitrarily different or interchangeable tasks in that its storage area can be modified or overwritten in fast access from a master processor as determined by the RAM or ROM content.



Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)



# Europäisches Patentamt European Patent Office Office européen des brevets



① Veröffentlichungsnummer: 0 465 793 A2

(12)

### **EUROPÄISCHE PATENTANMELDUNG**

(21) Anmeldenummer: 91107560.4

2 Anmeldetag: 09.05.91

(a) Int. Cl.5: **G06F 11/22**, G05B 9/00,

G05B 23/00

Priorität: 09.07.90 DE 4021840

Veröffentlichungstag der Anmeldung: 15.01.92 Patentblatt 92/03

Benannte Vertragsstaaten:
 CH FR GB IT LI SE

7) Anmelder: MERCEDES BENZ AG Mercedesstrasse 136 W-7000 Stuttgart 60(DE)

② Erfinder: Forchert, Thomas Wildungerstrasse 74
W-7000 Stuttgart 50(DE)
Erfinder: Visel, Ulrich
Reyherstrasse 12
W-7302 Ostfildern 4(DE)

- Mehrrechnersystem für Steuer- und Diagnosegeräte bei einem Kraftfahrzeug.
- © Ein Master-Slave-Mehrrechnersystem für Steuerund Diagnosegeräte bei einem Kraftfahrzeug wird
  beschrieben. Das Mehrrechnersystem nutzt für die
  getrennte oder wahlweise zeitgleich übergreifende
  Abarbeitung verschiedener Programme nur ein
  ROM-Element, das leicht ausgetauscht werden kann,
  oder ein RAM-Element, dessen Inhalt über eine
  Schnittstelle neu geladen oder überschrieben werden kann. Die sich daraus ergebende Systemstruktur
  erlaubt auch die wahlfreie Verwendung wenigstens
  eines Slave-Prozessors für beliebig unterschiedliche
  bzw. auswechselbare Aufgaben, indem sein Speicherbereich in schnellem Zugriff vonseiten eines
  Master-Prozessors nach Maßgabe des RAM- oder
  ROM-Inhalts modifizierbar bzw. überschreibbar ist.




Fig. 1

20

Die Erfindung betrifft ein Mehrrechnersystem für Steuer- und Diagnosegeräte bei einem Kraftfahrzeug nach dem Gattungsbegriff des Anspruchs 1

Die zunehmende Zahl elektronischer Systeme und deren zunehmende Komplexität bedingt einen wachsenden Bedarf an Zwei- bzw. Mehrrechnersystemen im Kraftfahrzeug, etwa für die parallele Abarbeitung zeitkritischer Prozesse wie z.B. in Bremsanlagen oder sonstigen sicherheitswesentlichen Systemen, aber auch in Diagnose-Systemen für Kraftfahrzeuge.

Problematisch bei solchen Zwei- oder Mehrrechnersystemen ist, wenn ihnen beispielsweise für Anwendungen in verschiedenen Ländern aufgrund abweichender Sicherheitsvorschriften unterschiedliche Parameter- oder Festwertsätze zugeordnet werden sollen, oder aber auch ganze Programmteile einfach und zuverlässig austauschbar sein sollen. Es müssen dann wenigstens zwei, meist aber noch mehr ROM-Bausteine ausgetauscht werden. Entsprechende Bausteine verursachen einen gewissen Lageraufwand, und da mehrere solcher Bausteine vorgesehen werden müssen, sind Verwechslungen oder ein versehentlich paarweises Bestücken von nicht zusammenpassenden oder gehörenden ROM-Bausteinen nicht ausgeschlossen. Auch ist es möglich, daß im Zuge der technischen Weiterentwicklung der Inhalt z.B. eines ROM-Bausteins Modifikationen erfährt, die entsprechende Modifikationen anderer ROM-Bausteine verlangen. Beim Tausch des Arbeits-ROMs eines Rechners muß deshalb dafür Sorge getragen werden, daS die Inhalte nicht getauschter ROMs kompatibel bzw. verträglich mit dem Inhalt des getauschten ROMs sind. Ein entsprechender logistischer Aufwand ist offensichtlich.

Es ist Aufgabe der Erfindung, ein Mehrrechnersystem für Steuer- und Diagnosegeräte bei einem Kraftfahrzeug zu schaffen, bei welchem in möglichst einfacher und sicherer Weise Festwerte, Parameter oder Programmteile für wenigstens einen der mehreren Rechner mit geringem logistischem Aufwand austauschbar sind.

Diese Aufgabe wird bei einem gattungsgemäßen Mehrrechnersystem mit den Merkmalen des Anspruchs 1 gelöst.

Das erfindungsgemäße Mehrrechnersystem besitzt eine an sich bekannte Master-Slave-Konfiguration und weist zudem den Vorteil auf, nur einen einzigen ROM-Baustein zu benötigen, der insoweit verwechslungsfrei ausgetauscht werden kann, so daß nur jeweils zusammenpassende bzw. miteinander verträgliche Datensätze bzw. Programmteile für alle Rechner zwangsläufig bestückbar sind. Dadurch werden Fehlermöglichkeiten und der logistische Aufwand für den Service bzw. die Anpassung von Geräten, die solche Mehrrechner-

systeme enthalten, auf ein Mindestmaß reduziert.

Vorteilhafte Fortbildungen sind nach der Lehre der abhängigen Ansprüche 2 bis 9 gegeben. So erlaubt das erfindungsgemäße System beispielsweise, den Slave-Rechner wahlfrei für beliebige, gänzlich unterschiedliche Aufgaben einzusetzen, und den entsprechenden Wechsel selbst großer Programme sehr schnell vorzunehmen.

Zwei Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und nachfolgend erläutert. Es zeigen:

Figur 1 das Blockschaltbild eines erfindungsgemäßen Master-Slave-Zweirechnersystems mit nur einem ROM, angewandt auf ein Diagnosegerät;

Figur 2 das Blockschaltbild eines entsprechenden Master-Slave-Zweirechnersystems, in welchem der Slave-Prozessor über keine ausschließlich ihm zur Verfügung stehende Speichermittel mehr verfügt.

Am Beispiel eines Diagnosegerätes 18 wird das erfindungsgemäße Mehrrechnersystem anhand der **Figur 1** erläutert.

Einem Master-Prozessor 1 sind ein RAM-Bereich 2 und ein beispielsweise mittels eines hier nicht dargestellten Stecksockels oder Chip-Carriers austauschbarer ROM-Bereich 3 zugeordnet. Sowohl der Master-Prozessor als auch besagte RAM/ROM-Bereiche liegen an einem mit Adressen und Daten beaufschlagbaren Master-Systembus 4. der an eines der beiden Tore eines zusätzlichen Zwei-Tor-RAMs 10 geführt ist. Eine Systemuhr 5 ist ebenfalls an den Bus 4 geführt. Mit besagtem Bus 4 stehen auch noch eine erste Schnittstelle 6 und Eingabe- und Anzeigemittel 8 in Verbindung. Die erste Schnittstelle kann über einen Datenpfad mit der Systemumgebung, beispielsweise mit einem Werkstattrechner, kommunizieren. Auf die Eingabe- und Anzeigemittel 8 nimmt der Bediener Einfluß 9.

Einem Slave-Prozessor 11 ist ein RAM-Bereich 13 zugeordnet. Der Slave-Prozessor 11 und der RAM-Bereich 13 sind mit einem entsprechenden Slave-System-Bus 14 verbunden, welcher an das zweite Tor des besagten Zwei-Tor-RAMs 10 geführt ist, d.h. über das Zwei-Tor-RAM 10 mit dem Master-System-Bus 4 kommuniziert. Außerdem liegen am Slave-System-Bus 14 noch ein Funktionsblock zur Baudratenmessung und -erzeugung 15, z.B. ein Baudraten-Controller, und eine zweite Schnittstelle 16, wobei letztere über einen Datenpfad 17 mit Einrichtungen in einem Kraftfahrzeug, beispielsweise mit Steuergeräten, zu kommunizieren vermag. Über eine Verbindung 12 stehen der Master-Prozessor 1 und der Slave-Prozessor 11 unmittelbar in Verbindung miteinander.

Das vorbeschriebene System funktioniert wie

50

55

10

15

20

30

35

40

45

50

folgt.

Die im Slave-Prozessor 11 abzuarbeitenden Programme sind im ROM 3 oder RAM 2 entweder als solche enthalten oder aber gemäß dem für den Master-Prozessor 1 dort gespeicherten Programm aus ebendort abgelegten Elementen je nach Bedarf generierbar. Über die erste Schnittstelle 6 können mittels eines im ROM-Bereich 3 abgespeicherten Programms ("Boot-Programm") Festwerte, Parameter und/oder Programmteile aller Prozessoren in den RAM-Bereich 2 geladen werden. Der Slave-Prozessor 11 sieht also keinen eigenen residenten ROM-Speicher.

Nach Initialisierung wird in diesem Sinne das im Slave-Prozessor 11 abzuarbeitende Programm aus dem ROM-Bereich 3 oder dem RAM-Bereich 2 vom Master-Prozessor 1 in das Zwei-Tor-RAM 10 geladen. Der Slave-Prozessor 11 startet nach einem über die Verbindung 12 vom Master-Prozessor 1 empfangenen Reset-Signal mit der Abarbeitung seines Programms aus dem Zwei-Tor-RAM 10. Größere Programme können vom Slave-Prozessor 11 aus dem Zwei-Tor-RAM 10 in den separaten RAM-Bereich 13 geladen und von dort aus ausgeführt werden.

Im beispielhaft angenommenen Anwendungsfall eines Diagnosetesters für ein Kraftfahrzeug bedeutet dies, daß der Diagnosetester durch Wechsel des ROMs an neue Prüfprotokolle bzw. Prüfwerte vollständig angepaßt werden kann. Auf der anderen Seite ist das System in der Lege, eine parallele Abarbeitung zeitkritischer Prozesse zu leisten, so etwa die Acquisition von Eingaben des Bedieners, die Verarbeitung von Meßwerten und die Darstellung von Daten im Master-Prozessor 1 einerseits und die Kommunikation mit Elektronikeinheiten in einem Fahrzeug über den Slave-Prozessor 11 andererseits.

Im Diagnosegerätes 18a gemäß Figur 2 ist für den Slave-Prozessor 11 kein eigener RAM-Bereich mehr vorgesehen. Vielmehr ist der RAM-Bereich des Slave-Prozessors in das - mit dementsprechend großer Speicherkapazität ausgebildete - Zwei-Tor-RAM 10a integriert; alle in einem bestimmten Augenblick jeweils relevanten Programmzellen des Slave-Prozessors befinden sich also immer in unmittelbarem Zugriff vonseiten des Master-Systembusses 4.

Für die grundsätzlich gleiche Funktion folgt aus dieser Maßnahme eine schnellere Änderbarkeit von solchen Festwerten und Parametern sowie eine schnellere Abwickelbarkeit von solchen Programmteilen, auf die beide Prozessoren im Quasi-Parallelbetrieb zugreifen. Der Slave-Prozessor 11 hat insoweit durch vollständige Auslagerung seines eigenen RAM-Bereichs in das Zwei-Tor-RAM 10a, welches als bidirektionale, die System-Busse 4 und 14 koppelnde Inter-Prozessor-Schnittstelle wirkt, be-

sonders schnellen Zugriff auf alle Daten und Programmteile des Master-Rechnersystems.

Selbstverständlich ist der Erfindungsgedanke auch auf Mehrrechnersysteme, die mehr als zwei Prozessoren enthalten, übertragbar und insoweit von der Erfindung mitumfaßt. In jedem Falle nutzt das Mehrrechnersystem für die getrennte oder wahlweise zeitgleich übergreifende Abarbeitung verschiedener Programme nur ein ROM-Element, das leicht ausgetauscht werden kann, oder ein RAM-Element, dessen Inhalt über eine Schnittstelle neu galden oder überschrieben werden kann. Die sich daraus ergebende Systemstruktur wie oben beschrieben erlaubt auch die wahlfreie Verwendung wenigstens eines Slave-Prozessors für beliebig unterschiedliche und auswechselbare Aufgaben, indem der Speicherbereich des wenigstens einen Slave-Prozessors in schnellem Zugriff vonseiten eines Master-Prozessors nach Maßgabe des Inhalts des einen ROM- oder RAM Elements modifizierbar bzw. überschreibbar ist.

Ohne Beschränkung der Allgemeinheit ist das anhand des Beispiels eines Diagnosegerätes beschriebene Mehrrechnersystem auch in Steuerund Regelgeräten für Kraftfahrzeuge anwendbar, so daß der Rahmen der Erfindung nicht verlassen wird, wenn das erfindungsgemäße Mehrrechnersystem eine Implementation in beliebigen Komponenten eines Kraftfahrzeugs erfährt.

#### **Patentansprüche**

Mehrrechnersystem für Steuer- und Diagnosegeräte bei einem Kraftfahrzeug, mit einem Master-Prozessor (1) und wenigstens einem Slave-Prozessor (11) und diesen zugeordneten RAM-Bereichen (2; 13 bzw. 10, 10a) und mit einem als Inter-Prozessor-Schnittstelle fungierenden Zwei-Tor-RAM (10, 10a), wobei der Master-Prozessor (1) und ihm zugeordnete Speichermittel mit dem ersten Tor besagten Zwei-Tor-RAMs (10, 10a) durch einen ersten Daten- und Adress-Bus (4) und der wenigstens eine Slave-Prozessor (11) durch einen zweiten Daten- und Adressbus (14) mit dem zweiten Tor besagten Zwei-Tor-RAMs (10, 10a) verbunden sind.

#### dadurch gekennzeichnet,

- daß nur ein einziger, dem Master-Prozessor (1) zugeordneter ROM-Bereich (3) vorgesehen ist, und
- daß mittels eines im ROM-Bereich (3) abgespeicherten Programms des Master-Prozessors (1) das Betriebsprogramm des wenigstens einen Slave-Prozessors (11) in einen RAM-Bereich (10, 10a; 13) des wenigstens einen Slave-Prozessors (11) ladbar ist, und

10

20

25

30

35

40

45

50

55

daß nach Rücksetzen des Slave-Prozessors (11) durch den Master-Prozessor (1) das Betriebsprogramm des wenigstens einen Slave-Prozessors (11) aus dessen RAM-Bereich abarbeitbar ist.

#### Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,

- daß mittels besagten im ROM-Bereich
   (3) abgespeicherten Programms für den Master-Prozessor (1) über eine Schnittstelle (6) in den RAM-Bereich (2) des Master-Prozessors (1) das Betriebsprogramm für den Master- (1) und den wenigstens einen Slave-Prozessor (11) ladbar ist, und
- daß mittels des im RAM-Bereich (2) des Master-Prozessors (1) abgespeicherten Betriebsprogramms des Master-Prozessors (1) das Betriebsprogramm des wenigstens einen Slave-Prozessors (11) in einen RAM-Bereich (10, 10a; 123) desselben ladbar ist.

#### Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,

- daß besagter ROM-Bereich gesockelt bzw. in sonst geeigneter Weise leicht austauschbar vorgesehen bzw. ausgebildet ist.
- 4. Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,
  - daß der RAM-Bereich des wenigstens einen Slave-Prozessors (11) ausschließlich aus dem mit dem Master-Prozessor busgekoppelten Zwei-Tor RAM (10a) besteht.
- Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,
  - daß der RAM-Bereich des wenigstens einen Slave-Prozessors (11) zum Teil aus dem mit dem Master-Prozessor (1) busgekoppelten Zwei-Tor RAM (10) und zum Teil aus einem separaten RAM-Bereich (13) besteht.
- Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,
  - daß das Programm des wenigstens einen Slave-Prozessors (11) unmittelbar aus dem ROM-Bereich (3) des Master-Prozessors (1) in den RAM-Bereich (10, 10a; 13) des wenigstens einen Slave-Prozessors (11) ladbar ist.
- 7. Mehrrechnersystem nach Anspruch 1,

#### dadurch gekennzeichnet,

 daß das Betriebsprogramm für den Master-Prozessor (1) und den wenigstens einen Slave-Prozessor (11) über eine Schnittstelle (6) in den RAM-Bereich (2) des Master-Prozessors (1) ladbar ist.

# 8. Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,

- daß das Programm des wenigstens einen Slave-Prozessors (11) unmittelbar aus dem RAM-Bereich (2) des Master-Prozessors (1) in den RAM-Bereich (10, 10a; 13) des wenigstens einen Slave-Prozessors (11) ladbar ist.
- Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,
  - daß das Programm des wenigstens einen Slave-Prozessors (11) durch das Betriebsprogramm des Master-Prozessors (1) auf der Grundlage von ROM-gespeicherten Dateien generierbar und in den RAM-Bereich (10, 10a; 13) des wenigstens einen Slave-Prozessors (11) ladbar ist

## 10. Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,

- daß mit besagtem ersten Daten- und Adress-Bus (4) eine erste Schnittstelle (6) zu einer Systemumgebung sowie eine Bedieneinheit mit Display (8) und mit besagtem zweiten Daten- und Adress-Bus (14) eine zweite Schnittstelle (6) zu Steuereinrichtungen im Fahrzeug verbunden ist.
- Mehrrechnersystem nach Anspruch 1, dadurch gekennzeichnet,

 daß mit besagtem ersten Daten- und Adress-Bus (4) eine Echtzeit-Uhr (5) und mit besagtem zweiten Daten- und Adress-Bus (14) ein Baudraten-Controller (15) verbunden ist.


12. Mehrrechnersystem nach Ansprüchen 10 und

#### dadurch gekennzeichnet,

 daß das Mehrrechnersystem Bestandteil eines mobilen bzw. tragbaren Diagnosetesters zur Überprüfung von elektrischen und elektronischen Ausrüstungskomponenten eines Kraftfahrzeugs ist.

4

BNSDOCID: <EP\_\_\_\_0465793A2\_I\_>



THIS PAGE BLANK (USPTO)



# Europäisches Patentamt European Patent Office Office européen des brevets



11 Veröffentlichungsnummer: 0 465 793 A3

12

### EUROPÄISCHE PATENTANMELDUNG

21) Anmeldenummer: 91107560.4

2 Anmeldetag: 09.05.91

(51) Int. CI.5. **G06F** 11/22, G05B 9/00, G05B 23/00, G06F 9/44, F02D 41/26

Priorität: 09.07.90 DE 4021840

Weröffentlichungstag der Anmeldung: 15.01.92 Patentblatt 92/03


Benannte Vertragsstaaten:
 CH FR GB IT LI SE

Veröffentlichungstag des später veröffentlichten Recherchenberichts: 19.11.92 Patentblatt 92/47 Anmelder: MERCEDES-BENZ AG
 Mercedesstrasse 136
 W-7000 Stuttgart 60(DE)

② Erfinder: Forchert, Thomas
Wildungerstrasse 74
W-7000 Stuttgart 50(DE)
Erfinder: Visel, Ulrich
Reyherstrasse 12
W-7302 Ostfildern 4(DE)

Mehrrechnersystem für Steuer- und Diagnosegeräte bei einem Kraftfahrzeug.

© Ein Master-Slave-Mehrrechnersystem für Steuerund Diagnosegeräte bei einem Kraftfahrzeug wird
beschrieben. Das Mehrrechnersystem nutzt für die
getrennte oder wahlweise zeitgleich übergreifende
Abarbeitung verschiedener Programme nur ein
ROM-Element, das leicht ausgetauscht werden kann,
oder ein RAM-Element, dessen Inhalt über eine
Schnittstelle neu geladen oder überschrieben werden kann. Die sich daraus ergebende Systemstruktur
erlaubt auch die wahlfreie Verwendung wenigstens
eines Slave-Prozessors für beliebig unterschiedliche
bzw. auswechselbare Aufgaben, indem sein Speicherbereich in schnellem Zugriff vonseiten eines
Master-Prozessors nach Maßgabe des RAM- oder
ROM-Inhalts modifizierbar bzw. überschreibbar ist.



Rank Xerox (UK) Business Services

91 10 7560 EP

—	EINSCHLÄGIGE	mit Angabe, soweit erforderlich,	Betrifft	KLASSIFIKATION DER
ategorie	Kennzeichnung des Dokument der maßgebliche	n Teile	Anspruch	ANMELDUNG (Int. Cl.5)
Y	MOTORTECHNISCHE ZEITSCHR	IFT.	1,3,4	G06F11/22
'	Bd. 50, Nr. 7/8, Juli 1989, STUTTGART DE		1	G05B9/00
	Seiten 333 - 336;	•	1	G05B23/00
	W. STRAUSS, H. BEHNKE:	Einspritz- und	1	G06F9/44
	Zündsysteme der neuen Me	rcedes-Benz		F02D41/26
	Vierventilmotoren für de	n SL-Roadster'	1	
	* das ganze Dokument *			
A	•		2,10,12	
Y	EP-A-0 268 285 (STANDARD	ELEKTRIK LORENZ) 25.	1,3,4	
	Mai 1988 * Spalte 1 - Spalte 2, Z	eila 24 *		
	* Spalte 2, Zeile 52 - S	nalte 3. Zeile 53 *	1	
	* Abbildung 1 *	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,		
A	Applituding 1		5,7,8,10	
A	DE-A-3 515 040 (K. WOLFO	SANG) 24. Juli 1986	1,5,10. 12	
	* Seite 3, Zeile 16 - Se	eite 4, Zeile 12 *	1	
	* Seite 5, Zeile 22 - Seite 6, Zeile 24 *			
	* Seite 7, Zeile 29 - Se	eite 8, Zeile 12 *		RECHERCHIERTE
	* Abbildung 1 *			SACHGEBIETE (Int. Cl.5)
A	EP-A-0 335 812 (IBM COR	P.) 4. Oktober 1989	1,9	G06F
	* Zusammenfassung *		•	F020
	* Spalte 1, Zeile 54 - Spalte 2, Zeile 26 *			GO5B
	* Spalte 3, Zeile 1 - Zeile 19 *			
	* Spalte 4, Zeile 49 - Spalte 5, Zeile 30 *			
	* Abbildungen 1,4 *			
				1
			i	
			ļ	
	1			
	1			
	l <sub>i</sub>			
	1		1	
Der	vorliegende Recherchenbericht wurd	le für alle Patentansprüche erstellt  Abschließeinen der Recherche		Prefer
	Recharchement	O1 SEPTEMBER 1992	1 .1	CHANSSON U.C.
	DEN HAAG			
	KATEGORIE DER GENANNTEN I	E · Literes Pute	ntdokument, das i	nde Theorien oder Grundsätze edoch erst am oder
X : von besonderer Bedeutung allein betrachtet			nach dem Anmeldedatum veröffentlicht worden ist n. in der Anmeldung angeführtes Dokument	
) :	inderen Veröffentlichung derselben Kate	gorie L : aus andern	Gründen angeführ	tes Dokument
A:t	echnologischer Hintergrund nichtschriftliche Offenbarung		r gleichen Patenti	amilie, übereinstimmendes
D:1	wischenliteratur	Dokument	-	